CN / EN
文档反馈
感谢关注汇顶文档,期待您的宝贵建议!
感谢您的反馈,祝您愉快!
文档中心 > GR551x 硬件设计指南/ 引脚排列与定义/ GR5515RGBD BGA68引脚 Copy URL

GR5515RGBD BGA68引脚

GR5515RGBD BGA68封装引脚排列如图 4所示(顶视图)。

图 4 GR5515RGBD BGA68封装引脚排列

GR5515RGBD BGA68引脚描述如表 4所示:

表 4 GR5515RGBD BGA68封装引脚描述
编号 名称 类型 定义/默认功能 电源域
A1 VDD_VCO 模拟和射频供电 合成器VCO供电:1.1 V
A2 TPP 模拟和射频 测试复用正极输出
A3 XO_IN 模拟和射频 32 MHz晶振反向放大器输入端
A4 XO_OUT 模拟和射频 32 MHz晶振反向放大器输出端
A5 VDD_AMS 模拟和射频供电 AMS供电:1.1 V
A6 GPIO28 数字I/O GPIO VDDIO0
A7 GPIO27 数字I/O GPIO VDDIO0
A8 GPIO26 数字I/O GPIO VDDIO0
A9 GPIO30 数字I/O GPIO VDDIO0
A10 GPIO17 数字I/O GPIO VDDIO0
B1 VDD_RF 模拟和射频供电 射频供电:1.1 V
B2 TPN 模拟和射频 测试复用负极输出
B9 GPIO13 数字I/O GPIO VDDIO1
B10 GPIO24 数字I/O GPIO VDDIO0
C1 RF_GND 模拟和射频 射频接地
C3 RF_GND 模拟和射频 射频接地
C4 GPIO0 数字I/O GPIO/SWDCLK VDDIO1
C5 GPIO29 数字I/O GPIO VDDIO0
C6 GPIO31 数字I/O GPIO VDDIO0
C7 GPIO25 数字I/O GPIO VDDIO0
C8 GPIO16 数字I/O GPIO VDDIO0
C10 GPIO14 数字I/O GPIO VDDIO1
D1 TRX 模拟和射频 RX输入以及TX输出
D3 RF_GND 模拟和射频 射频接地
D8 NC - -
D9 AON_GPIO6 数字I/O AON GPIO VDDIO0
D10 GPIO15 数字I/O GPIO VDDIO1
E1 VBATT_RF 模拟和射频供电 连接至VBATL
E3 GPIO1 数字I/O GPIO/SWDIO VDDIO1
E5 DGND 数字地 数字信号连接到GND
E6 DGND 数字地 数字信号连接到GND
E8 AON_GPIO1 数字I/O AON GPIO VDDIO0
E9 AON_GPIO7 数字I/O AON GPIO VDDIO0
E10 GPIO9 数字I/O GPIO VDDIO1
F1 GPIO4 数字I/O GPIO VDDIO1
F3 GPIO2 数字I/O GPIO VDDIO1
F5 VDDIO_1 数字供电 数字I/O供电输入脚 VDDIO1
F6 TEST_MODE 数字I/O 输入引脚,FT/CP工厂测试中用于设置测试模式,应用阶段,该值默认设置为0。

TEST_MODE = 1,芯片处于工厂测试模式;

TEST_MODE = 0,芯片处于普通操作模式。

VDDIO0
F8 AON_GPIO0 数字I/O AON GPIO VDDIO0
F9 GPIO8 数字I/O GPIO VDDIO1
F10 GPIO12 数字I/O GPIO VDDIO1
G1 GPIO5 数字I/O GPIO VDDIO1
G3 GPIO6 数字I/O GPIO VDDIO1
G8 MSIO4 混合信号I/O 可配置为混合信号GPIO(ADC接口) VBATL
G10 AON_GPIO5 数字I/O AON GPIO VDDIO0
H1 VDD_CORE 数字供电 数字内核供电
H3 GPIO11 数字I/O GPIO VDDIO1
H4 CHIP_EN 模拟和PMU

芯片主使能信号复位引脚

CHIP_EN高电平的最小值为1 V

H5 VBATH_LDO_WBE 模拟和PMU 连接到GND
H6 PMUGND 模拟和PMU DC-DC转换器和电池接地引脚
H7 MSIO3 混合信号I/O 可配置为混合信号GPIO(ADC接口) VBATL
H8 MSIO2 混合信号I/O 可配置为混合信号GPIO(ADC接口) VBATL
H10 AON_GPIO4 数字I/O AON GPIO VDDIO0
J1 GPIO7 数字I/O GPIO VDDIO1
J2 GPIO10 数字I/O GPIO VDDIO1
J4 VIO_LDO_OUT 模拟和PMU 片内I/O LDO输出 内部连接VDDIO0
J9 MSIO0 混合信号I/O 可配置为混合信号GPIO(ADC接口) VBATL
J10 AON_GPIO3 数字I/O AON GPIO VDDIO0
K1 GPIO3 数字I/O GPIO VDDIO1
K2 VDD_DIGCORE_1V 模拟和PMU 数字内核的片上LDO输出,连接1 µF电容
K3 VREG 模拟和PMU 开关稳压器的反馈引脚
K4 VBATH 模拟和PMU 连接至VBATL
K5 VSW 模拟和PMU DC-DC转换器开关节点
K6 VBATL 模拟和PMU 电源输入
K7 MSIO1 混合信号I/O 可配置为混合信号GPIO(ADC接口) VBATL
K8 RTC_IN 模拟和PMU 32.768 kHz晶振反向放大器输入端
K9 RTC_OUT 模拟和PMU 32.768 kHz晶振反向放大器输出端
K10 AON_GPIO2 数字I/O AON GPIO VDDIO0

扫描关注

打开微信,使用“扫一扫”即可关注。