CN / EN
文档反馈
感谢关注汇顶文档,期待您的宝贵建议!
感谢您的反馈,祝您愉快!
文档中心 > GR551x 硬件设计指南/ 引脚排列与定义/ GR5513BEND (NRND)/GR5513BENDU QFN40引脚 Copy URL

GR5513BEND (NRND)/GR5513BENDU QFN40引脚

GR5513BEND/GR5513BENDU QFN40封装引脚排列如图 6所示(顶视图)。

图 6 GR5513BEND/GR5513BENDU QFN40封装引脚排列

GR5513BEND/GR5513BENDU QFN40引脚描述如表 6所示:

表 6 GR5513BEND/GR5513BENDU QFN40封装引脚描述
编号 名称 类型 定义/默认功能 电源域
1 VDD_VCO/VDD_RF 模拟和射频供电

合成器VCO供电、射频供电

连接至VREG

2 TRX 模拟和射频 RX输入以及TX输出
3 VBATT_RF 模拟和射频供电 连接至VBATL
4 GPIO_0 数字I/O SWDCLK VDDIO1
5 GPIO_1 数字I/O SWDIO VDDIO1
6 GPIO_2 数字I/O GPIO VDDIO1
7 GPIO_3 数字I/O GPIO VDDIO1
8 GPIO_4 数字I/O GPIO VDDIO1
9 GPIO_5 数字I/O GPIO VDDIO1
10 GPIO_6 数字I/O GPIO VDDIO1
11 GPIO_7 数字I/O GPIO VDDIO1
12 VDDIO_1 数字I/O供电 数字I/O供电输入脚 VDDIO1
13 GPIO_10 数字I/O GPIO VDDIO1
14 CHIP_EN 模拟和PMU

芯片主使能信号

CHIP_EN高电平的最小值为1 V

15 VIO_LDO_OUT 模拟和PMU 片内I/O LDO输出

对于GR5513BENDU,该引脚用于VDDIO0数字IO域供电输入引脚。当VDDIO0数字IO域设置为3.3 V/VBATL,VIO_LDO_OUT应连接到3.3 V/VBATL

内部连接VDDIO0
16 VDD_DIGCORE_1V 模拟和PMU 用于数字内核的片内LDO输出,连接1 µF电容
17 VREG 模拟和PMU 开关稳压器的反馈引脚
18 VSW 模拟和PMU DC-DC转换器开关节点
19 VSS_BUCK 模拟和PMU DC-DC转换器和电池接地引脚
20 VBATL 模拟和PMU 电源输入
21 RTC_IN 模拟和PMU 32.768 kHz晶振反向放大器输入端
22 RTC_OUT 模拟和PMU 32.768 kHz晶振反向放大器输出端
23 MSIO1 混合信号I/O 可配置为混合信号GPIO(ADC接口) VBATL
24 MSIO0 混合信号I/O 可配置为混合信号GPIO(ADC接口) VBATL
25 TEST_MODE 数字I/O 输入引脚,FT/CP工厂测试中用于设置测试模式,应用阶段,该值默认设置为0。

TEST_MODE = 1,芯片处于工厂测试模式;

TEST_MODE = 0,芯片处于普通操作模式。

VDDIO0
26 AON_GPIO_0 数字I/O AON GPIO VDDIO0
27 AON_GPIO_1 数字I/O AON GPIO VDDIO0
28 AON_GPIO_2 数字I/O AON GPIO VDDIO0
29 AON_GPIO_3 数字I/O AON GPIO VDDIO0
30 GPIO_24 数字I/O GPIO VDDIO0
31 GPIO_25 数字I/O GPIO VDDIO0
32 GPIO_16 数字I/O GPIO VDDIO0
33 GPIO_17 数字I/O GPIO VDDIO0
34 GPIO_31 数字I/O GPIO VDDIO0
35 GPIO_30 数字I/O GPIO VDDIO0
36 GPIO_26 数字I/O GPIO VDDIO0
37 VDD_AMS 模拟和射频供电 模拟混合信号(AMS)供电,连接至VREG
38 XO_OUT 模拟和射频 32 MHz晶振反向放大器输出端
39 XO_IN 模拟和射频 32 MHz晶振反向放大器输入端
40 TPP 模拟和射频 测试复用正极输出

扫描关注

打开微信,使用“扫一扫”即可关注。