电源

GR551x是通过引脚VBATL外接电源供电，供电范围为2.2 V ～ 3.8 V。

需要采用单独外部稳压器LDO供电，建议选择低压差、静态电流I_q小的LDO（小于产品待机下的规格要求），LDO输出电流需大于100 mA，LDO输出电压3.3 V（典型值），负载调整率（10% ～ 120% I_out）需小于等于10 mV。

LDO的最大输入电平若大于5.5 V，为防止在调试时热上电过冲，需要在LDO输入端串接0.39 Ω ～ 1 Ω小电阻。

GR551x的电源管理子系统的功能框图，如图 7所示。

电源管理子系统主要负责为芯片中的各模块提供电源电压。

• I/O LDO稳压器为片上Flash（GR5515I0NDA除外）以及芯片的I/O引脚提供电源电压。关于I/O LDO的详细介绍，请参考I/O LDO。
• 在Active模式下，DC-DC开关电源为收发器供电，Digital LDO稳压器为数字模块供电。
• 当MCU子系统和BLE子系统都被关闭时，将由Low Power LDO为芯片的AON（Always On）部分供电。它还为内存的数据备份区域提供低电压电源，以便从睡眠模式唤醒后恢复保存在内存中的数据内容。
• 数据备份区域和数字模块的电源电压将通过矩阵开关分配给芯片的所有电源域。

GR551x上电时序如下图所示：

GR551x应用于可充电电池供电的应用时，若搭配使用不带路径管理的Charger，则当电池电压降为0 V（例如，在长期船运或仓储过程中，电池自放电致使电量放完）时，进行再次充电，系统将因无法满足上电时序而不能正常启动。为解决该问题，建议GR551x 0 V充电设计采用以下方案：

• 选择带路径管理的Charger

  使用带路径管理Charger时，推荐的电路设计如图 9所示。

  • 当电池电压为0 V时，Charger可通过USB接口外接充电电源。输入电源通过Qbypass及Qrvs路径后，输出电压V_SYS为系统供电，同时控制Qswitch输出Vbat为0 V电池充电，从而实现电池充电与系统供电独立管理。
  • 充电开始时，V_SYS将瞬间升至预设电压，GR551x VBATL也将瞬间达到工作电压以上。由于CHIP_EN引脚上具有延时电路，可满足上电时序，从而保证系统仍能正常工作。

  

• 选择不带路径管理的Charger

  使用不带路径管理的Charger时，可通过增加外部电路达到路径管理的目的，如下图所示。

  

  • 未充电时的供电路径

    当Charger未充电时，电池通过PMOS管（Q1）的体二极管导通至LDO 输入端（Vin引脚），为Q1源极电压（Vs）提供高电压。通过电阻Rb的下拉控制，使得Q1的栅极电压（Vg）为0 V，从而使Q1完全导通，由电池为后级系统（如LDO）供电。另外，利用二极管(D1)构成反向防护，以防止漏电。

    

  • 充电或充满电时的供电路径

    当Charger充电时，5V USB电源通过二极管D1降压后（假定压降为0.7 V）输出4.3 V为系统LDO供电。Q1的栅极电压（Vg）通过Ra 和Rb（典型值：Ra = 4.7 kΩ，Rb = 47 kΩ）分压后为4.54 V；Q1的源极电压（Vs）为4.3 V。在这种情况下，Q1栅极与源极之间的电压差（Vgs）为0.24 V，Q1处于截止状态，电池处于充电状态，不会进入放电状态。

    当电池充满电时，Q1源极与漏极之间的电压差（Vsd）为0.1 V，内部的体二极管无法导通，所以Q1仍处于截止状态，使得电池无法给系统供电。系统供电由外部USB电源提供。

    

    电压计算参考公式如下：

    Vg = Vusb * Rb / (Ra + Rb) = 4.54 V

    Vs = Vusb – Vdiode = 4.3 V

    Vd = Vbat = 4.2 V (Max.)

    Vgs = Vg – Vs = 0.24 V

    Vsd (Min.) = Vs – Vd (Max.) = 0.1 V

  PMOS管和二极管的选型参考如下：

  表 7 PMOS管（Q1）推荐规格

  器件型号	Vgs(th)	Id	Rds(on) @Vgs = -2.5 V	封装	供应商
  CJBB3139K	＞ -0.35 V （典型值）	-0.66 μA	780 mΩ	DFN1006-3L-A	JSET
  NTK3139P	＞ -0.45 V （典型值）	-1 μA	520 mΩ	SOT-723	ON Semiconductor

  表 8 二极管（D1）推荐规格

  器件型号	Vf	Ir	封装	供应商
  1N4148WT	0.715 V （典型值）	1 μA @Vr =75 v	SOD-523	DIODES
  BAS716	0.77 V （典型值）	5 nA @Vr =75 v	SOT-523	NXP

  提示：

  • 根据系统供电要求，选择合适压降的二极管。
  • Ra、Rb阻值可根据Q1 参数进行调整。
  • USB充电适配器的电流带载能力需大于系统电流与充电电流之和。

GR551x SoC内部包含所有电源管理模块，以保证系统的正常和安全运行。以BGA68封装为例，电源模块的电路设计参考如图 13所示。

各引脚的功能以及连接描述如下：

• VDD_VCO/RF：内部射频部分的供电引脚。连接至DC-DC开关电源的输出电压网络V1P0，连接一个1 µF/15 pF滤波电容。
• VDD_AMS：内部模拟部分的供电引脚。连接至DC-DC开关电源的输出电压网络V1P0，连接一个15 pF滤波电容）。
• VDD_DIGCORE_1V：Digital LDO的输出引脚，为数字内核逻辑供电。连接一个1 µF滤波电容。
• VBATL：芯片电源输入，电压范围：2.2 V ～ 3.8 V。连接一个10 µF滤波电容。
• VBATH：连接至VBATL引脚，仅BGA68封装有这个PIN脚。
• VBATH_LDO_WBE：默认接地。
• VDD_MCU_CORE：数字内核的电源，默认不连接，仅BGA68封装有这个PIN脚。
• VBATT_RF：连接至VBATL引脚。
• VIO_LDO_OUT：片上VDDIO LDO电源的输出引脚（在芯片内部默认和VDDIO0连接），主要为内置Flash供电，也可为VDDIO引脚或外部传感器供电，可提供高达30 mA的负载电流。连接一个0.1 µF去耦电容。
  说明：

  GR5515I0NDA外置Flash支持高电压（VDDIO0为3.3 V或VBATL）供电，GR5515IENDU和GR5513BENDU内置Flash支持宽压1.65 V ～ 3.6 V供电。当用户需要使用高压模式时，其设置如下：

  • 系统启动时会根据eFuse配置自动关闭I/O LDO。
  • VIO_LDO_OUT只作为VDDIO0数字电压域输入，将其连接到3.3 V或VBATL。
• VSW：DC-DC开关电源的输出引脚。连接两个电感（串联）：一个为9.1 nH电感（用于减少开关噪声引起的射频干扰），另一个为2.2 μH功率电感，以及一个2.2 µF电容，组成完整的DC-DC电路，输出V1P0电压给芯片供电，需通过外部电路连接到VDD_RF、VDD_AMS、VDD_VCO引脚上。
• VREG：DC-DC开关电源输出电压的反馈引脚，连接至V1P0电压网络。
• VDDIO1：IO1电压域供电引脚，可由VIO_LDO_OUT或者外部稳压器供电，连接一个0.1 µF滤波电容。

以上使用的电容，磁珠以及电感的元器件选型，可参考表 9和表 10。

2.2 µH的功率电感用于PSM（Pulse Skip Mode）模式的DC-DC buck电路中，且对整个DC-DC电路至关重要。它的饱和电流需大于250 mA，同时它的直流电阻会影响功耗，因此饱和电流大、直流电阻小的功率电感器件有利于系统的安全运行和性能提升。

GR551x的I/O LDO默认输出1.8 V的额定电压，为片上Flash（GR5515I0NDA除外）和芯片的I/O引脚（VDDIO0引脚）供电。此外，它还可为传感器等外围器件供电，最高负载电流为30 mA。

I/O LDO的电源输出引脚为VIO_LDO_OUT，该引脚需就近连接一个0.1 µF去耦电容。

GR551x包含三个 I/O 电压域： 两个数字电压域VDDIO0、VDDIO1 以及一个 数字混合电压域 MSIO，对应的参考电平分别为VDDIO0、VDDIO1、VBATL。其中VDDIO0在芯片内部和VIO_LDO_OUT相连，未单独连接到封装引脚上。VIO_LDO_OUT与IO电压域关系如下图：

VIO_LDO_OUT在内部和Flash的电源相连，因为Flash工作电压是1.8 V，所以VIO_LDO_OUT默认电压为1.8 V（GR5515I0NDA、GR5513BENDU和GR5515IENDU除外），当VDDIO1和VIO_LDO_OUT外部相连后，芯片整个IO域为1.8 V（MSIO除外）。如需要改变VDDIO1对应的IO电压域，可使用外部电源为VDDIO1引脚供电，供电范围为1.8 V ～ 3.3 V，则VDDIO1对应的GPIOs的电平范围跟随外部输入电压而改变，当外部输入VDDIO1电压时，要注意不能超过电源VBATL的输入电压。